IITグワハティの研究者は、プロセッサの速度を上げるための新しいメモリアーキテクチャ手法を開発しています

Indian Institute of Technology Guwahatiの研究者は、データ値の冗長性を防ぎ、マルチコアプロセッサシステムでの低速で頻繁な書き込みを改善することにより、メモリアーキテクチャに根本的な貢献をしました。
IITグワハティの研究者は、コンピュータシステム領域の問題を解決する方法を開発しました。 アプリケーションのデータ需要に見合った同じ大きさのオンチップメモリ​​を必要とするマルチコアプロセッサベースのシステムに特に貢献しているため、エネルギー消費を防ぎ、温度を熱設計電力（TDP）の予算内に抑えることができます。
マルチコアプロセッサベースのシステムの課題について、次のように説明しています。「アプリケーションデータアクセスパターンは均一に分散されていないため、特定のメモリ位置への書き込みが他の場所と比較して数順序になります。 IITグワハティのCSE部門のHemangeeK。Kapoor教授は、次のように説明しています。
この不均一性を処理するために、IITグワハティの研究者は、アクセスをメモリ容量全体に均等に分散して、大量に書き込まれる場所への摩耗圧力を軽減する方法を開発しました。 。
「低速で頻繁な書き込みは、一時的なSRAMパーティションにリダイレクトでき、NVMがそのような頻繁なアクセスで書き込まれるのを防ぎます。 このような構造はハイブリッドメモリと呼ばれます」とKapoor氏は付け加えました。
研究者の現在および将来の貢献は、有望な新たな記憶の欠点を軽減し、それらの適応性を容易にするのに役立ちます。 いくつかの欠点が簡単に取り除かれると、科学者はその制限を心配することなく、そのような技術を使用するための新しい道を見つけることができます。
人工知能（AI）と機械学習（ML）は、いくつかのリアルタイムの問題を解決するためのツールとして使用されます。 ただし、それらは巨大なデータセットに対する膨大な計算を伴います。 データを処理するためにメモリアクセラレータの近くに構築すると、パフォーマンスとエネルギーの面で効率的です。 研究チームは、より良いFLOPSを提供するために、カスタマイズされた並列アーキテクチャ設計の構築にも取り組んでいます。